

日 本 国 特 許 庁
PATENT OFFICE
JAPANESE GOVERNMENT

2350
U S

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日

Date of Application:

2000年 6月15日

出 願 番 号

Application Number:

特願2000-179786

出 願 人

Applicant(s):


日本電気アイシーマイコンシステム株式会社

J1046 U.S. PTO
09/879924
06/14/01

2001年 3月 2日

特許庁長官
Commissioner,
Patent Office

及川耕造



出証番号 出証特2001-3013381

【書類名】 特許願
【整理番号】 01211165
【提出日】 平成12年 6月15日
【あて先】 特許庁長官 近藤 隆彦 殿
【国際特許分類】 H04N 7/14
【発明の名称】 映像伝送装置
【請求項の数】 7
【発明者】
【住所又は居所】 神奈川県川崎市中原区小杉町一丁目403番53 日本
電気アイシーマイコンシステム株式会社内
【氏名】 瀬崎 勲
【特許出願人】
【識別番号】 000232036
【氏名又は名称】 日本電気アイシーマイコンシステム株式会社
【代理人】
【識別番号】 100070530
【弁理士】
【氏名又は名称】 畑 泰之
【電話番号】 3582-7161
【手数料の表示】
【予納台帳番号】 043591
【納付金額】 21,000円
【提出物件の目録】
【物件名】 明細書 1
【物件名】 図面 1
【物件名】 要約書 1
【包括委任状番号】 9804541
【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 映像伝送装置

【特許請求の範囲】

【請求項 1】 異なる n (n は、2 以上の整数) 個の映像データを一つの伝送線路を介して伝送し、この電送線路に接続された映像表示装置上には、映像データ切替装置で指示された所定の映像データを選択的に表示するように構成した映像伝送装置であって、

前記映像表示装置には、前記映像データ切替装置から出力される映像信号切替信号に基づき、所定のタイミングで、前記電送線路上の n 個の映像データの何れか一つをラッチするためのラッチ信号を生成するラッチ信号生成回路と、このラッチ信号生成回路から出力されるラッチ信号で前記電送線路上の所定の映像データをラッチするラッチ回路とを設けたことを特徴とする映像伝送装置。

【請求項 2】 異なる n (n は、2 以上の整数) 個の映像データを一つの伝送線路を介して伝送し、この電送線路に接続された映像表示装置上には、映像データ切替装置で指示された所定の映像データを選択的に表示するように構成した映像伝送装置であって、

前記映像送出側には、この映像伝送装置のシステムクロックに同期して、この映像伝送装置の送出タイミングを制御する位相パルスを $(n - 1)$ 回遅延せしめ、前記位相パルスに対して遅延時間がそれぞれ異なる $(n - 1)$ 個の遅延パルス生成し、この遅延パルスと前記位相パルスとを用いて、前記異なる n 個の映像データを時分割して順次前記電送線路に送出するセレクタを設け、

前記映像表示装置には、前記映像データ切替装置から出力される映像信号切替信号に基づき、所定のタイミングで、前記電送線路上の n 個の映像データの何れか一つをラッチするためのラッチ信号を生成するラッチ信号生成回路と、このラッチ信号生成回路から出力されるラッチ信号で前記電送線路上の所定の映像データをラッチするラッチ回路とを設けたことを特徴とする映像伝送装置。

【請求項 3】 前記ラッチ信号生成回路は、前記位相パルスを $(n - 1)$ 回遅延せしめる $(n - 1)$ 個の遅延回路と、前記遅延回路からそれぞれ出力される複数の遅延パルス及び前記位相パルスの内の何れか一つのパルスを、前記映像デ

ータ切替装置から出力される映像信号切替信号で選択するセレクタとで構成したことを特徴とする請求項 1 又は 2 記載の映像伝送装置。

【請求項 4】 画像サイズが小さい第 1 の画素数の、異なる m (m は、2 以上の整数) 個の映像データと、前記第 1 の画素数の m 倍の、画像サイズが大きい第 2 の画素数の 1 個の映像データとを一つの伝送線路を介して伝送するように構成した映像伝送装置であって、

前記第 2 の画素数の映像データをとびとびに前記伝送線路上に送出する画像サイズが大きい第 2 の画素数用の送出手段を設けると共に、前記第 2 の画素数の映像データが送出されていない時間に、前記画像サイズが小さい第 1 の画素数の m 個の映像データを順に送出する第 1 の画素数用の送出手段を設けたことを特徴とする映像伝送装置。

【請求項 5】 画像サイズが小さい第 1 の画素数の、異なる m (m は、2 以上の整数) 個の映像データと、前記第 1 の画素数の m 倍の、画像サイズが大きい第 2 の画素数の 1 個の映像データとを一つの伝送線路を介して伝送し、この電送線路に接続された第 1 の画素数の映像データ表示用の映像表示装置上には、映像データ切替装置で指示された所定の映像データを選択的に表示すると共に、この電送線路に接続された第 2 の画素数の映像データ表示用の映像表示装置上には、前記第 2 の画素数の映像データを表示するように構成した映像伝送装置であって、

前記画像サイズが大きい第 2 の画素数の映像データを表示する映像表示装置には、第 1 のタイミングで前記電送線路上の前記第 2 の画素数の映像データをラッチするためのラッチ信号を生成するラッチ信号生成回路と、このラッチ信号生成回路から出力されるラッチ信号で前記電送線路上の前記第 2 の画素数の映像データをラッチするラッチ回路とを設け、

前記画像サイズが小さい第 1 の画素数の映像データを表示する映像表示装置には、前記映像データ切替装置から出力される映像信号切替信号に基づき、前記第 1 のタイミングとは異なる第 2 のタイミングで、前記電送線路上の第 1 の画素数の m 個の映像データの何れか一つをラッチするためのラッチ信号を生成するラッチ信号生成回路と、このラッチ信号生成回路から出力されるラッチ信号で前記電

送線路上の第 1 の画素数の所定の映像データをラッチするラッチ回路とを設けたことを特徴とする映像伝送装置。

【請求項 6】 画像サイズが小さい第 1 の画素数の、異なる m (m は、2 以上の整数) 個の映像データと、前記第 1 の画素数の m 倍の、画像サイズが大きい第 2 の画素数の 1 個の映像データとを一つの伝送線路を介して伝送し、この電送線路に接続された第 1 の画素数の映像データ表示用の映像表示装置上には、映像データ切替装置で指示された所定の映像データを選択的に表示すると共に、この電送線路に接続された第 2 の画素数の映像データ表示用の映像表示装置上には、前記第 2 の画素数の映像データを表示するように構成した映像伝送装置であって

前記映像送出側には、前記第 2 の画素数の映像データをとびとびに前記伝送線路上に送出する画像サイズが大きい第 2 の画素数用の送出手段を設けると共に、前記第 2 の画素数の映像データが送出されていない時間に、前記画像サイズが小さい第 1 の画素数の m 個の映像データを順に送出する第 1 の画素数用の送出手段を設け、

前記画像サイズが大きい第 2 の画素数の映像データを表示する映像表示装置には、第 1 のタイミングで前記電送線路上の前記第 2 の画素数の映像データをラッチするためのラッチ信号を生成するラッチ信号生成回路と、このラッチ信号生成回路から出力されるラッチ信号で前記電送線路上の前記第 2 の画素数の映像データをラッチするラッチ回路とを設け、

前記画像サイズが小さい第 1 の画素数の映像データを表示する映像表示装置には、前記映像データ切替装置から出力される映像信号切替信号に基づき、前記第 1 のタイミングとは異なる第 2 のタイミングで、前記電送線路上の第 1 の画素数の m 個の映像データの何れか一つをラッチするためのラッチ信号を生成するラッチ信号生成回路と、このラッチ信号生成回路から出力されるラッチ信号で前記電送線路上の第 1 の画素数の所定の映像データをラッチするラッチ回路とを設けたことを特徴とする映像伝送装置。

【請求項 7】 前記 m の値は、6 であることを特徴とする請求項 4 乃至 6 のいずれかに記載の映像伝送装置。

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】

本発明は、映像伝送装置に係わり、特に、映像データを多重化する映像伝送装置に関する。

【 0 0 0 2 】

【従来の技術】

図 1 5 に示す映像伝送装置は、特開平 1 0 - 2 2 4 7 5 3 号公報に記載された映像伝送装置である。

【 0 0 0 3 】

しかし、上記した映像伝送装置においては、一つの伝送線路で、画素数が少ない複数の映像データと、画素数が多い映像データとを多重化して伝送することができないという欠点があった。

【 0 0 0 4 】

【発明が解決しようとする課題】

本発明の目的は、上記した従来技術の欠点を改良し、特に、一つの伝送線路で、複数の映像データの伝送を可能にした新規な映像伝送装置を提供すると共に、一つの伝送線路で、画像サイズの異なる映像データの伝送を可能にした新規な映像伝送装置を提供するものである。

【 0 0 0 5 】

【課題を解決するための手段】

本発明は上記した目的を達成するため、基本的には、以下に記載されたような技術構成を採用するものである。

【 0 0 0 6 】

即ち、本発明に係わる映像伝送装置の第 1 態様は、

異なる n (n は、2 以上の整数) 個の映像データを一つの伝送線路を介して伝送し、この伝送線路に接続された映像表示装置上には、映像データ切替装置で指示された所定の映像データを選択的に表示するように構成した映像伝送装置であって、

前記映像表示装置には、前記映像データ切替装置から出力される映像信号切替信号に基づき、所定のタイミングで、前記電送線路上の n 個の映像データの何れか一つをラッチするためのラッチ信号を生成するラッチ信号生成回路と、このラッチ信号生成回路から出力されるラッチ信号で前記電送線路上の所定の映像データをラッチするラッチ回路とを設けたことを特徴とするものであり、

又、第 2 態様は、

異なる n (n は、2 以上の整数) 個の映像データを一つの伝送線路を介して伝送し、この電送線路に接続された映像表示装置上には、映像データ切替装置で指示された所定の映像データを選択的に表示するように構成した映像伝送装置であって、

前記映像送出側には、この映像伝送装置のシステムクロックに同期して、この映像伝送装置の送出タイミングを制御する位相パルスを $(n-1)$ 回遅延せしめ、前記位相パルスに対して遅延時間がそれぞれ異なる $(n-1)$ 個の遅延パルスを生成し、この遅延パルスと前記位相パルスとを用いて、前記異なる n 個の映像データを時分割して順次前記電送線路に送出するセレクタを設け、

前記映像表示装置には、前記映像データ切替装置から出力される映像信号切替信号に基づき、所定のタイミングで、前記電送線路上の n 個の映像データの何れか一つをラッチするためのラッチ信号を生成するラッチ信号生成回路と、このラッチ信号生成回路から出力されるラッチ信号で前記電送線路上の所定の映像データをラッチするラッチ回路とを設けたことを特徴とするものであり、

又、第 3 態様は、

前記ラッチ信号生成回路は、前記位相パルスを $(n-1)$ 回遅延せしめる $(n-1)$ 個の遅延回路と、前記遅延回路からそれぞれ出力される複数の遅延パルス及び前記位相パルスの内の何れか一つのパルスを、前記映像データ切替装置から出力される映像信号切替信号で選択するセレクタとで構成したことを特徴とするものであり、

又、第 4 態様は、

画像サイズが小さい第 1 の画素数の、異なる m (m は、2 以上の整数) 個の映像データと、前記第 1 の画素数の m 倍の、画像サイズが大きい第 2 の画素数の 1

個の映像データとを一つの伝送線路を介して伝送するように構成した映像伝送装置であって、

前記第 2 の画素数の映像データをとびとびに前記伝送線路上に送出する画像サイズが大きい第 2 の画素数用の送出手段を設けると共に、前記第 2 の画素数の映像データが送出されていない時間に、前記画像サイズが小さい第 1 の画素数の m 個の映像データを順に送出する第 1 の画素数用の送出手段を設けたことを特徴とするものであり、

又、第 5 態様は、

画像サイズが小さい第 1 の画素数の、異なる m (m は、2 以上の整数) 個の映像データと、前記第 1 の画素数の m 倍の、画像サイズが大きい第 2 の画素数の 1 個の映像データとを一つの伝送線路を介して伝送し、この電送線路に接続された第 1 の画素数の映像データ表示用の映像表示装置上には、映像データ切替装置で指示された所定の映像データを選択的に表示すると共に、この電送線路に接続された第 2 の画素数の映像データ表示用の映像表示装置上には、前記第 2 の画素数の映像データを表示するように構成した映像伝送装置であって、

前記画像サイズが大きい第 2 の画素数の映像データを表示する映像表示装置には、第 1 のタイミングで前記電送線路上の前記第 2 の画素数の映像データをラッチするためのラッチ信号を生成するラッチ信号生成回路と、このラッチ信号生成回路から出力されるラッチ信号で前記電送線路上の前記第 2 の画素数の映像データをラッチするラッチ回路とを設け、

前記画像サイズが小さい第 1 の画素数の映像データを表示する映像表示装置には、前記映像データ切替装置から出力される映像信号切替信号に基づき、前記第 1 のタイミングとは異なる第 2 のタイミングで、前記電送線路上の第 1 の画素数の m 個の映像データの何れか一つをラッチするためのラッチ信号を生成するラッチ信号生成回路と、このラッチ信号生成回路から出力されるラッチ信号で前記電送線路上の第 1 の画素数の所定の映像データをラッチするラッチ回路とを設けたことを特徴とするものであり、

又、第 6 態様は、

画像サイズが小さい第 1 の画素数の、異なる m (m は、2 以上の整数) 個の映

像データと、前記第 1 の画素数の m 倍の、画像サイズが大きい第 2 の画素数の 1 個の映像データとを一つの伝送線路を介して伝送し、この電送線路に接続された第 1 の画素数の映像データ表示用の映像表示装置上には、映像データ切替装置で指示された所定の映像データを選択的に表示すると共に、この電送線路に接続された第 2 の画素数の映像データ表示用の映像表示装置上には、前記第 2 の画素数の映像データを表示するように構成した映像伝送装置であって、

前記映像送出側には、前記第 2 の画素数の映像データをとびとびに前記伝送線路上に送出する画像サイズが大きい第 2 の画素数用の送出手段を設けると共に、前記第 2 の画素数の映像データが送出されていない時間に、前記画像サイズが小さい第 1 の画素数の m 個の映像データを順に送出する第 1 の画素数用の送出手段を設け、

前記画像サイズが大きい第 2 の画素数の映像データを表示する映像表示装置には、第 1 のタイミングで前記電送線路上の前記第 2 の画素数の映像データをラッチするためのラッチ信号を生成するラッチ信号生成回路と、このラッチ信号生成回路から出力されるラッチ信号で前記電送線路上の前記第 2 の画素数の映像データをラッチするラッチ回路とを設け、

前記画像サイズが小さい第 1 の画素数の映像データを表示する映像表示装置には、前記映像データ切替装置から出力される映像信号切替信号に基づき、前記第 1 のタイミングとは異なる第 2 のタイミングで、前記電送線路上の第 1 の画素数の m 個の映像データの何れか一つをラッチするためのラッチ信号を生成するラッチ信号生成回路と、このラッチ信号生成回路から出力されるラッチ信号で前記電送線路上の第 1 の画素数の所定の映像データをラッチするラッチ回路とを設けたことを特徴とするものであり、

又、第 7 態様は、

前記 m の値は、6であることを特徴とするものである。

【0 0 0 7】

【実施例】

以下に、本発明に係わる映像伝送装置の具体例を図面を参照しながら詳細に説明する。

【 0 0 0 8 】

(第 1 の具体例)

図 1 ～ 図 6 は、本発明に係わる映像伝送装置の第 1 の具体例を示す図であって、これらの図には、

異なる n (n は、2 以上の整数) 個の映像データ 1 3、1 5、1 7、1 9 を一つの伝送線路 8 を介して伝送し、この電送線路 8 に接続された映像表示装置 5、6、7 上には、映像データ切替装置 1 で指示された所定の映像データを選択的に表示するようにした映像伝送装置であって、

前記映像送出側には、この映像伝送装置のシステムクロック 9 に同期して、この映像伝送装置の送出タイミングを制御する位相パルス 1 0 を $(n - 1)$ 回遅延せしめ、前記位相パルス 1 0 に対して遅延時間がそれぞれ異なる $(n - 1)$ 個の遅延パルス 2 1 ～ 2 3 を生成し、この遅延パルス 2 1 ～ 2 3 と前記位相パルス 1 0 とを用いて、前記異なる n 個の映像データを時分割して順次前記電送線路 8 に送出するセレクタ 1 2 を設け、

前記映像表示装置 5 には、前記映像データ切替装置 1 から出力される映像信号切替信号 2 に基づき、所定のタイミングで、前記電送線路 8 上の n 個の映像データの何れか一つをラッチするためのラッチ信号を生成するラッチ信号生成回路 4 0 と、このラッチ信号生成回路 4 0 から出力されるラッチ信号 2 7 で前記電送線路 8 上の所定の映像データをラッチするラッチ回路 3 7 とを設けたことを特徴とする映像伝送装置が示され、

又、前記ラッチ信号生成回路 4 0 は、前記位相パルス 1 0 を $(n - 1)$ 回遅延せしめる $(n - 1)$ 個の遅延回路 3 3 ～ 3 5 と、前記遅延回路 3 3 ～ 3 5 からそれぞれ出力される複数の遅延パルス 3 0 ～ 3 2 及び前記位相パルス 1 0 の内いずれか一つのパルスを、前記映像データ切替装置 1 から出力される映像信号切替信号 2 (図 5 の符号 2 8) で選択するセレクタ 2 9 と、このセレクタ 2 9 で選択した信号 2 7 で、前記伝送線路 8 上の映像データをラッチするラッチ回路 3 7 とを設けたことを特徴とする映像伝送装置が示されている。

【 0 0 0 9 】

以下に、第 1 の具体例を更に詳細に説明する。

【 0 0 1 0 】

図 1 は、本発明のシステム構成図である。複数の映像出力装置 1 4、1 6、1 8、2 0 からの映像を、位相生成器 2 4 からの選択信号 2 1 ~ 2 3 と位相クロック 1 0 により、4 入力 1 出力セレクタ 1 2 を切り替えて、映像データ伝送線 8 上に映像出力装置 1 4、1 6、1 8、2 0 からの映像を順次時分割伝送する。映像データ切替装置 1 は、映像表示装置 5、6、7 に、映像データ伝送線 8 上のどの映像データを表示するかを映像切替信号 2、3、4 により指示する。

【 0 0 1 1 】

図 2 は、図 1 の映像表示装置 5、6、7 のブロック図である。

【 0 0 1 2 】

ラッチ回路 3 7 は、スイッチャ手段 4 0 からのスイッチャ出力 2 7 の立上がりで映像データ 8 をラッチし、選択された映像データ 2 5 をモニタ 3 9 に出力する。モニタ 3 9 には、垂直同期信号 1 1 とスイッチャ出力 2 7 とが入力されて、モニタのサイズに適した水平同期信号を生成し、モニタ 3 9 は、生成した水平同期信号と垂直同期信号 1 1 とに基づき映像データ 2 5 の内容を表示する。

【 0 0 1 3 】

図 3 は、図 1 の位相生成器 2 4 の構成を示すブロック図である。3 8、3 7、3 6 は、フリップフロップであり、フリップフロップ 3 8 は、位相クロック 1 0 を、データクロック 9 の立ち上がりのタイミングでラッチし、位相クロック 1 0 に対して、1 クロック遅延した位相クロック 2 3 をセレクタ 1 2 に出力する。又、フリップフロップ 3 7 は、位相クロック 1 0 に対して、2 クロック遅延した位相クロック 2 2 をセレクタ 1 2 に出力する。同様に、フリップフロップ 3 6 は、位相クロック 1 0 に対して、3 クロック遅延した位相クロック 2 1 をセレクタ 1 2 に出力する。

【 0 0 1 4 】

図 4 は、図 2 のラッチ回路 3 7 である。フリップフロップ 2 6 は、スイッチャ出力 2 7 の立上がりで、映像データ伝送線 8 の映像データをラッチし、選択された映像データ 2 5 として出力する。

【 0 0 1 5 】

図5は、図2のスイッチャ手段40である。35、34、33は、フリップフロップであり、フリップフロップ35は、位相クロック10を、データクロック9の立ち上がりのタイミングでラッチし、位相クロック10に対して、1クロック遅延した位相クロック32をセクタ29に出力する。又、フリップフロップ34は、位相クロック10に対して、2クロック遅延した位相クロック31をセクタ29に出力する。同様に、フリップフロップ33は、位相クロック10に対して、3クロック遅延した位相クロック30をセクタ29に出力する。

【0016】

セクタ29には、位相クロック10と位相クロック32、31、30を入力し、映像データ切替装置1からの映像切替信号28により、何れか一つの信号が選択されて、スイッチャ出力27として出力される。

【0017】

図6は、映像表示装置5に映像データ1を表示し、映像表示装置6に映像データ2を表示し、映像表示装置7に映像データ3を表示したタイミングチャートである。

【0018】

次に、図1の回路の動作について、図6のタイミングチャートを参照しながら説明する。

【0019】

映像出力回路14、16、18、20は、画像サイズが同一サイズで、且つ、同一フレーム周波数の映像を出力している。

【0020】

映像データの1フレームの最初の画素は、垂直同期信号11に同期しており、映像データの各画素は、データクロック9に同期している。垂直同期信号11と位相クロック10とは、データクロック9に同期している。映像出力回路14、16、18、20から出力される映像データ13、15、17、19は、データクロック4周期に一回の頻度で更新され、4入力1出力セクタ12により、位相クロック10、23、22、21でデータクロック1周期毎に順に時分割され、映像データ伝送線8に出力される。従って、映像データ伝送線8には、データ

クロック 9 に同期して、映像データ A、D、G、J、B、E、H、K の順に出力される。

【 0 0 2 1 】

一方、映像表示装置 5 に映像データ 1 3 を表示する場合、図 5 の 4 入力 1 出力セレクタ 2 9 が、位相クロック 1 0 を選択するように、映像データ切替装置 1 が映像切替信号 2 (図 5 の符号 2 8) を出力する。従って、図 5 (又は図 2) のスイッチャ出力 2 7 には、位相クロック 1 0 が出力される。図 2 のラッチ回路 3 7 は、スイッチャ出力 2 7 の立上がり、即ち、位相クロック 1 0 の立上がりで、映像データ伝送線 8 の映像データ 1 3 のデータ A をラッチする。ラッチされたデータ A は、映像表示装置 5 のモニタ 3 9 に出力され、モニタ 3 9 上に表示される。

【 0 0 2 2 】

又、5 クロック後のデータクロック 9 に同期して、位相クロック 1 0 の立上がりで、映像データ伝送線 8 の映像データ 1 3 のデータ B をラッチする。ラッチされたデータは、モニタに出力される。このようにして、映像表示装置 5 のモニタ上には、順次位相クロック 1 0 の立上がりで映像データ 1 3 をラッチし、ラッチしたデータが、モニタ 3 9 上に表示される。

【 0 0 2 3 】

更に、映像表示装置 6 に映像データ 1 5 を表示する場合、図 5 の 4 入力 1 出力セレクタ 2 9 が、データクロック 1 周期遅れた位相クロック 3 2 を選択するように、映像データ切替装置 1 が、映像切替信号 3 (図 5 の符号 2 8) を出力する。

【 0 0 2 4 】

ラッチ回路 3 7 は、位相クロック 3 2 の立上がりで映像データ伝送線 8 の映像データ 1 5 のデータ D をラッチし、ラッチしたデータを、映像表示装置 6 のモニタ 3 9 上に出力する。また、5 クロック後のデータクロック 9 に同期して、次の位相クロック 3 2 の立上がりで映像データ 1 5 のデータ E をラッチする。そして、ラッチされたデータ E は、モニタ 3 9 に出力される。このように、映像表示装置 6 では、位相クロック 3 2 の立上がりで映像データ 1 5 をラッチし、ラッチしたデータをモニタ 3 9 に出力する。モニタ 3 9 には、ラッチ回路 3 7 からのデータ 2 5 が順次入力され、映像表示装置 6 に映像データ 1 5 が表示される。

【 0 0 2 5 】

同様に、映像表示装置 7 に映像データ 1 7 を表示する場合、図 5 の 4 入力 1 出力セレクタ 2 9 が、データクロック 2 周期遅れた位相クロック 3 1 を選択するように、映像データ切替装置 1 が映像切替信号 4 を出力する。以下の動作は、映像表示装置 5、6 と同様である。

【 0 0 2 6 】

以上説明したように、映像出力装置 1 4 が出力する映像データを映像データ伝送線 8 に載せるため、伝送レートが 4 倍になるが、モニタ 3 9 に入力する際のデータレートを 4 分の 1 にするため、例えば、NTSC などの従来の規格の装置を用いることができるから、低コストで多重化の伝送が可能になる。

【 0 0 2 7 】

(第 2 の具体例)

図 7 ～ 図 1 4 は、本発明に係わる映像伝送装置の第 2 の具体例を示す図であって、これらの図には、

画像サイズが小さい第 1 の画素数の、異なる m (m は、2 以上の整数) 個の映像データ 6 5、6 7、6 9、7 1、7 3、7 5 と、前記第 1 の画素数の m 倍の、画像サイズが大きい第 2 の画素数の 1 個の映像データ 6 3 とを一つの伝送線路 5 8 を介して伝送し、この電送線路 5 8 に接続された第 1 の画素数の映像データ表示用の映像表示装置 5 6 上には、映像データ切替装置 5 1 で指示された所定の映像データを選択的に表示すると共に、この電送線路 5 8 に接続された第 2 の画素数の映像データ 6 3 表示用の映像表示装置 5 5 上には、前記第 2 の画素数の映像データ 6 3 を表示するようにした映像伝送装置であって、

前記映像送出側には、前記第 2 の画素数の映像データ 6 3 をとびとびに前記伝送線路 5 8 上に送出する画像サイズが大きい第 2 の画素数用の送出手段 2 0 0 を設けると共に、前記第 2 の画素数の映像データ 6 3 が送出されていない時間に、前記画像サイズが小さい第 1 の画素数の m 個の映像データ 6 5、6 7、6 9、7 1、7 3、7 5 を順に送出する第 1 の画素数用の送出手段 3 0 0 を設け、

前記画像サイズが大きい第 2 の画素数の映像データ 6 3 を表示する映像表示装置 (HD 映像表示装置ともいう) 5 5 には、第 1 のタイミングで前記電送線路 5

8 上の前記第 2 の画素数の映像データ 6 3 (HD 映像データともいう) をラッチするためのラッチ信号を生成するラッチ信号生成回路 1 5 4 と、このラッチ信号生成回路 1 5 4 から出力されるラッチ信号 8 6 で前記電送線路 5 8 上の前記第 2 の画素数の映像データ 6 3 をラッチするラッチ回路 1 5 2 とを設け、

前記画像サイズが小さい第 1 の画素数の映像データ 6 5 を表示する映像表示装置 (SD 映像表示装置ともいう) 5 6 には、前記映像データ切替装置 5 1 から出力される映像信号切替信号 5 3 (図 9 の符号 1 1 2) に基づき、前記第 1 のタイミングとは異なる第 2 のタイミングで、前記電送線路 5 8 上の第 1 の画素数の m 個の映像データ (SD 映像データともいう) 6 5、6 7、6 9、7 1、7 3、7 5 の何れか一つをラッチするためのラッチ信号を生成するラッチ信号生成回路 1 5 8 と、このラッチ信号生成回路 1 5 8 から出力されるラッチ信号 1 1 0 で前記電送線路 5 8 上の第 1 の画素数の所定の映像データをラッチするラッチ回路 1 5 7 とを設けたことを特徴とする映像伝送装置が示されている。

【 0 0 2 8 】

以下に、第 2 の具体例を更に詳細に説明する。

【 0 0 2 9 】

図 7 は、画像サイズが、横 7 2 0 画素、縦が 4 8 0 ラインの画像サイズが小さい第 1 の画素数の画像データと、映像サイズが、横 1 9 2 0 画素、縦が 1 0 8 0 ラインである画像サイズが大きい第 2 の画素数の画像データとの 2 種類の異なる画像サイズの映像を多重化して伝送し、表示する例である。

【 0 0 3 0 】

図 8 は、画像サイズが大きい第 2 の画素数用の映像表示装置である。ラッチ回路 1 5 2 は、HD スイッチャ手段 (ラッチ信号生成回路) 1 5 4 からの HD スイッチャ出力 8 6 の立上がりで、伝送線路 5 8 上の映像データをラッチする。ラッチした信号は、HD モニタ 1 5 0 に出力され、同時に、HD モニタ 1 5 0 には、垂直同期信号 6 1 と HD スイッチャ出力 8 6 とが入力され、モニタ 1 5 0 のサイズに適した水平同期信号を生成し、映像データ 1 5 1 の内容を表示する。

【 0 0 3 1 】

図 9 は、画像サイズが小さい第 1 の画素数用の映像表示装置である。ラッチ回

路 1 5 7 は、S D スイッチャ手段 1 5 8 からの S D スイッチャ出力 1 1 0 の立上がりで、伝送線路 5 8 上の映像データをラッチする。ラッチした信号は、S D モニタ 1 5 5 に出力され、同時に、S D モニタ 1 5 5 には、垂直同期信号 6 1 と H D スイッチャ出力 1 1 0 とが入力され、モニタ 1 5 5 のサイズに適した水平同期信号を生成し、映像データ 1 5 6 の内容を表示する。

【 0 0 3 2 】

図 1 0 は、図 8 の H D スイッチャ手段 1 5 4 であり、位相クロック 1 0 と、データクロック 2 周期分遅れた位相クロック 9 2 と、データクロック 4 周期分遅れた位相クロック 9 1 と、データクロック 6 周期分遅れた位相クロック 9 0 と、データクロック 8 周期分遅れた位相クロック 8 9 と、データクロック 1 0 周期分遅れた位相クロック 8 8 との 6 つの信号を論理和し、H D スイッチャ出力 8 6 を生成する。

【 0 0 3 3 】

図 1 1 は、図 9 の S D スイッチャ手段 1 5 8 である。データクロック 1 周期分遅れた位相クロック 1 1 8 と、データクロック 3 周期分遅れた位相クロック 1 1 7 と、データクロック 5 周期分遅れた位相クロック 1 1 6 と、データクロック 7 周期分遅れた位相クロック 1 1 5 と、データクロック 9 周期分遅れた位相クロック 1 1 4 と、データクロック 1 1 周期分遅れた位相クロック 1 1 3 とを生成し、映像切替信号 1 1 2 により、これらの位相クロックの内所定のクロックを一つ選択し、選択されたクロックが、スイッチャ出力 1 1 0 として出力される。

【 0 0 3 4 】

図 1 2 は、図 7 の信号送出側の多重化回路のブロック図であり、前記第 2 の画素数の映像データ 6 3 をとびとびに前記伝送線路 5 8 上に送出する画像サイズが大きい第 2 の画素数用の送出手段 2 0 0 を設けると共に、前記第 2 の画素数の映像データ 6 3 が送出されていない時間に、前記画像サイズが小さい第 1 の画素数の 6 個の映像データ 6 5、6 7、6 9、7 1、7 3、7 5 を順に送出する第 1 の画素数用の送出手段 3 0 0 を設け、これらの画像データを多重化して送出する。

【 0 0 3 5 】

図 1 3 は、図 7 を使用して、H D 映像表示装置 5 5 に H D 映像データ 6 3 を表

示し、SD映像表示装置56にSD映像データ65を表示したタイミングチャートである。

【0036】

以下に、異なる画像サイズの映像データを多重化して伝送すると共に、多重化データを受信する方法について説明する。

【0037】

はじめに、異なるサイズの映像データについて定義しておく。デジタルテレビでは、横1920画素、縦1080ラインのHD規格と、横720画素、縦480ラインのSD規格の二つの画像サイズを表示する必要がある。この2つの規格の1画面の画素数の比は、6:1である。この2つの映像を、一つの映像データ伝送線58を使用し伝送する場合、HD1画素に対して、SD画素を6分の1画素を伝送すればよいことになる。ここでは、回路構成が簡略化でき、転送される映像の種類も多いSD6画面とHD1画面を伝送する方法について説明する。

【0038】

SD映像出力回路66、68、70、72、74、76は同じサイズの映像を出力している。又、HD映像出力回路64は、一つのSD映像出力回路の6倍の画素数を6倍の速度で出力している。

【0039】

映像データの最初の画素は、垂直同期信号61に同期しており、映像データの各画素は、データクロック59に同期している。また、垂直同期信号61と位相クロック60とは、データクロック59に同期している。映像データ65、67、69、71、73、75は、それぞれデータクロック12周期に一回の頻度で更新され、映像データ63は、データクロック2周期に一回の頻度で更新される。6入力1出力セレクタ62により、データクロック1周期毎に時分割され、映像データ伝送線58には、A、L、B、N、C、P、D、R、E、T、F、V、G、Mの順に多重化されて、出力される。

【0040】

このようにして、多重化された画像データの内の映像データ63を、映像表示装置55上に表示する場合、図10の6入力論理和87の出力86は、図6のタ

イミングチャートに示すように、位相クロックの6倍の周波数になり、この周波数で、図8のラッチ回路152が、伝送線路58上のHD映像をラッチするから、映像表示装置55上で画素数の大きい画像データを、A、B、C、D、E、Fの順に再現することが可能になる。

【0041】

一方、SD映像表示装置56に映像データ65を表示する場合、図11の6入力1出力セレクタ111が、データクロック1周期遅れた位相クロック118を選択するように、映像データ切替装置51が映像切替信号53（図2の符号112）を出力する。従って、SD映像表示装置56上に画像データLが再現され、更に、12クロック後にMが再現される。又、SD映像表示装置57に映像データ67を表示する場合、図11の6入力1出力セレクタ111が、データクロック3周期遅れた位相クロック117を選択するように、映像データ切替装置51が、映像切替信号54を出力する。従って、SD映像表示装置57上に画像データNが再現され、更に、12クロック後にOが再現される。

【0042】

以上説明したように、HD映像出力装置64の出力する映像データとSD映像出力装置66～76の出力する映像データとを、伝送線路58に多重化して載せるため、HD映像データの伝送レートは2倍、SD映像データの伝送レートは12倍になるが、図8のHDモニタ150に入力する際にデータレートを2分の1にするため、映像出力装置64とHDモニタ150とを従来と同一規格のものを使用することができ低コスト化できる。同様に、図9のSDモニタ155に入力する際にデータレートを12分の1にするため、映像出力装置66とSDモニタ155とを従来と同一規格のものを使用することができ低コスト化できる。勿論、SD映像表示装置57の場合も同様である。

【0043】

図14は、画素数が最も少ない5つのSD映像データと、画素数がSD映像データの2倍のSD映像データ一つと、前記したHD映像データ一つとを多重化し、多重化した各映像データを表示する場合のタイミングチャートを示したものである。

【 0 0 4 4 】

【発明の効果】

本発明に係わる映像伝送装置は、上述のように構成したので、以下のような効果を奏する。

- (1) 一つの伝送経路を使用し、複数の画像を送ることが出来る。
- (2) 一つの伝送経路を使用し、大きい画像サイズの画像1つと、画像サイズの小さい画像を複数を送ることができる。
- (3) 一つの伝送経路を使用し、大きい画像サイズの画像1つと、小さい画像サイズの画像及び中くらいの画像サイズの画像複数を送ることが出来る。

【図面の簡単な説明】

【図 1】

本発明に係わる映像伝送装置の第1の具体例の構成を示すブロック図である。

【図 2】

図1の映像表示装置のブロック図である。

【図 3】

図1の位相生成器のブロック図である。

【図 4】

映像表示装置のラッチ回路の構成を示す図である。

【図 5】

映像表示装置のスイッチャ手段のブロック図である。

【図 6】

第1の具体例のタイミングチャート図である。

【図 7】

本発明に係わる映像伝送装置の第2の具体例の構成を示すブロック図である。

【図 8】

図7の画素数の大きい画像表示用の映像表示装置のブロック図である。

【図 9】

図7の画素数の小さい画像表示用の映像表示装置のブロック図である。

【図 1 0】

図 7 の画素数の大きい画像表示用の映像表示装置のスイッチャ手段のブロック図である。

【図 1 1】

図 7 の画素数の小さい画像表示用の映像表示装置のスイッチャ手段のブロック図である。

【図 1 2】

図 7 の信号送出側の多重化回路のセクタ制御回路のブロック図である。

【図 1 3】

第 2 の具体例のタイミングチャート図である。

【図 1 4】

第 2 の具体例の他のタイミングチャート図である。

【図 1 5】

従来技術のブロック図である。

【符号の説明】

- 1 : 映像データ切替装置
- 2、3、4 : 映像切替信号
- 5、6、7 : 映像表示装置
- 8 : 映像データ伝送線
- 9 : データクロック
- 10 : 位相クロック
- 11 : 垂直同期信号
- 12 : 4入力1出力セクタ
- 13 : 映像データ 1
- 14 : 映像出力回路 1
- 15 : 映像データ 2
- 16 : 映像出力回路 2
- 17 : 映像データ 3
- 18 : 映像出力回路 3
- 19 : 映像データ 4

- 2 0 : 映像出力回路 4
- 2 1 : データクロック 3 周期分遅れた位相クロック
- 2 2 : データクロック 2 周期分遅れた位相クロック
- 2 3 : データクロック 1 周期分遅れた位相クロック
- 2 4 : 位相生成器
- 2 5 : 選択された映像データ
- 2 6 : フリップフロップ
- 2 7 : スイッチャ出力
- 2 8 : 映像切替信号
- 2 9 : 4 入力 1 出力セレクタ
- 3 0 : データクロック 3 周期分遅れた位相クロック
- 3 1 : データクロック 2 周期分遅れた位相クロック
- 3 2 : データクロック 1 周期分遅れた位相クロック
- 3 3、3 4、3 5 : フリップフロップ
- 3 6、3 7、3 8 : フリップフロップ
- 5 1 : 映像データ切替回路
- 5 3、5 4 : 映像切替信号
- 5 5 : H D 映像表示装置
- 5 6、5 7 : S D 映像表示装置
- 5 8 : 映像データ伝送線
- 5 9 : データクロック
- 6 0 : 位相クロック
- 6 1 : 垂直同期信号
- 6 2 : 7 入力 1 出力セレクタ
- 6 3 : H D 映像データ
- 6 4 : H D 映像出力回路
- 6 5 : S D 映像データ 1
- 6 6 : S D 映像出力回路 1
- 6 7 : S D 映像データ 2

- 6 8 : S D 映像出力回路 2
- 6 9 : S D 映像データ 3
- 7 0 : S D 映像出力回路 3
- 7 1 : S D 映像データ 4
- 7 2 : S D 映像出力回路 4
- 7 3 : S D 映像データ 5
- 7 4 : S D 映像出力回路 5
- 7 5 : S D 映像データ 6
- 7 6 : S D 映像出力回路 6
- 8 3 : セレクタ制御回路
- 8 6 : H D スイッチャ出力
- 8 7 : 5 入力論理和
- 8 8 : データクロック 1 0 周期分遅れた位相クロック
- 8 9 : データクロック 8 周期分遅れた位相クロック
- 9 0 : データクロック 6 周期分遅れた位相クロック
- 9 1 : データクロック 4 周期分遅れた位相クロック
- 9 2 : データクロック 2 周期分遅れた位相クロック
- 1 0 0 ~ 1 0 9 : フリップフロップ
- 1 1 0 : S D スイッチャ出力
- 1 1 1 : 6 入力 1 出力セレクタ
- 1 1 2 : 映像切替信号
- 1 1 3 : データクロック 1 1 周期分遅れた位相クロック
- 1 1 4 : データクロック 9 周期分遅れた位相クロック
- 1 1 5 : データクロック 7 周期分遅れた位相クロック
- 1 1 6 : データクロック 5 周期分遅れた位相クロック
- 1 1 7 : データクロック 3 周期分遅れた位相クロック
- 1 1 8 : データクロック 1 周期分遅れた位相クロック
- 1 2 4 ~ 1 3 4 : フリップフロップ
- 1 5 0 : H D モニタ

151: 選択された映像データ

152: ラッチ回路

154: HDスイッチャ手段

155: SDモニタ


156: 選択された映像データ

157: ラッチ回路


158: SDスイッチャ手段

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図7】




【図8】




【図 9】




【図 10】




【図 1 1】




【図12】




【図 13】



【図14】



【図15】



【書類名】 要約書

【要約】

【課題】 一つの伝送線路で、複数の映像データの伝送を可能にした映像伝送装置を提供する。

【解決手段】 異なる n (n は、2 以上の整数) 個の映像データ 13、15、17、19 を一つの伝送線路 8 を介して伝送し、この電送線路 8 に接続された映像表示装置 5、6、7 上には、映像データ切替装置 1 で指示された所定の映像データを表示するようにした映像伝送装置であって、映像表示装置 5 には、映像データ切替装置 1 から出力される映像信号切替信号 2 に基づき、所定のタイミングで、電送線路 8 上の n 個の映像データの何れか一つをラッチするためのラッチ信号を生成するラッチ信号生成回路 40 と、このラッチ信号生成回路 40 から出力されるラッチ信号 27 で電送線路 8 上の所定の映像データをラッチするラッチ回路 37 とを設けたことを特徴とする。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000232036]

1. 変更年月日	1990年 8月13日
[変更理由]	新規登録
住 所	神奈川県川崎市中原区小杉町1丁目403番53
氏 名	日本電気アイシーマイコンシステム株式会社